Projekt

VerSys

Eine konsistente Verifikationsplattform zur frühen Softwareentwicklung für RISC-V-basierte Systeme

Ziel des Projektes VerSys ist die Entwicklung einer konsistenten Entwicklungsplattform für die frühzeitige Software-Entwicklung auf Basis der RISC-V-Technologie, einer Befehlssatzarchitektur für Mikroprozessoren, die in den letzten Jahren entwickelt wurde, und die quelloffen und frei von Lizenzkosten ist.

Um die vielen Vorteil von RISC-V nutzen zu können, wird in diesem Projekt ein virtueller Prototyp zu einer flexiblen und konsistenten Entwicklungsplattform weiterentwickelt. Diese erlaubt es, in RISC-V-basierten Systemen die Software parallel zu der Hardware zu entwickeln, was Entwicklungszeit und Entwicklungskosten spart.

Die Anwendungsgebiete von VerSys finden sich überall, wo eingebettete und cyber-physische Systeme genutzt werden, von leichtgewichtigen, ressourcensparenden Systemen im Smart-Home-Umfeld bis zu rechenintensiven Anwendungen mit KI-Unterstützung im Automobilbereich.

Fördergeber

BMBF - Bundesministerium für Bildung und Forschung

BMBF - Bundesministerium für Bildung und Forschung

Projekt teilen auf:

Ansprechpartner

Keyfacts

Publikationen zum Projekt

Vladimir Herdt, Daniel Große, Rolf Drechsler

In: Design, Automation and Test in Europe (DATE). Design, Automation & Test in Europe (DATE-2020) March 9-13 Grenoble France 2020.

Zur Publikation
Vladimir Herdt, Daniel Große, Rolf Drechsler

In: Design, Automation and Test in Europe (DATE). Design, Automation & Test in Europe (DATE-2020) March 9-13 Grenoble France 2020.

Zur Publikation
Pascal Pieper, Vladimir Herdt, Daniel Große, Rolf Drechsler

In: 57th Design Automation Conference. Design Automation Conference (DAC-2020) July 19-23 San Francisco United States 2020.

Zur Publikation

Deutsches Forschungszentrum für Künstliche Intelligenz
German Research Center for Artificial Intelligence