Projekt

CONVERS

Entwurfsautomatisierung für komplexe Elektroniksysteme

Entwurfsautomatisierung für komplexe Elektroniksysteme

  • Laufzeit:
  • Anwendungsfelder
    Sonstige

Um Systeme effizient zu entwerfen, muss die korrekte und sichere Funktionsweise des Gesamtsystems in möglichst frühen Entwurfsphasen nachgewiesen werden. Dabei ist es notwendig sowohl analoges als auch digitales Systemverhalten zu berücksichtigen. Eine besondere Herausforderung ist hierbei die effiziente Generierung von „nicht ganz zufälligen“ Eingaben für das System mit Hilfe von sogenannten Constraints, welche es automatisiert ermöglichen möglichst viele relevante Anwendungsszenarien zu generieren und damit zu testen. Im Projekt werden dazu neue Verfahren entwickelt, welche es unter Verwendung von Constraints und der UVM (Universal Verification Methodolgy) ermöglichen, gemischte analog-digitale Gesamtsysteme zu verifizieren.

In den Anwendungsbereichen Automobiltechnik (Fahrerassistenzsysteme, Autonomes Fahren), der Industrieautomatisierung, der Medizintechnik aber auch Internet-of-Things ist eine enorme Zunahme der Komplexität des Gesamtsystems zu beobachten. Darüber hinaus bestehen diese Systeme sowohl aus analogen als auch aus digitalen Komponenten (Analog-Mixed-Signal, AMS). Um die AMS-Systeme der nächsten Generation entwickeln zu können, werden zunehmend virtuelle Prototypen eingesetzt, d.h. es wird ein simulierbares Modell des Systems in Form eines Computerprogramms erstellt. Dieses Modell stellt den Ausgangspunkt der Systementwicklung dar. Allerdings wird die Entwicklungszeit eines Systems immer stärker durch die Verifikation dominiert, d.h. die Überprüfung, ob sich das System gemäß seiner Spezifikation verhält.

Projektziel

Das DFKI erforscht und entwickelt deshalb neue automatisierte Verifikationsmethoden auf Basis der Constraint-gesteuerten Zufallssimulation (engl. Constrained Random Verification, CRV). Diese stellen den Stand der Technik für rein digitale Systeme dar. Die neuen Verfahren erlauben es dem Projektpartner COSEDA Technologies GmbH die Entwurfsumgebung COSIDE zu einem Verifikationstool weiterzuentwickeln. Die neuen Verifikationsmethoden werden dabei im Einklang mit der Universal Verification Methodology (UVM) erarbeitet.

Partner

  • COSEDA Technologies GmbH (Konsortialführer)

Fördergeber

Bundesministerium für Bildung und Forschung

16ES0656

Bundesministerium für Bildung und Forschung

Projekt teilen auf:

Ansprechpartner

Projektbilder

Publikationen zum Projekt

Muhammad Hassan, Daniel Große, Hoang M. Le, Rolf Drechsler

In: Design, Automation and Test in Europe (DATE). Design, Automation & Test in Europe (DATE-2019) March 25-29 Florence Italy 2019.

Zur Publikation
Muhammad Hassan, Daniel Große, Hoang M. Le, Thilo Vörtler, Karsten Einwich, Rolf Drechsler

In: Design, Automation and Test in Europe (DATE). Design, Automation & Test in Europe (DATE-2018) March 19-23 Dresden Germany 2018.

Zur Publikation
Thilo Vörtler, Karsten Einwich, Muhammad Hassan, Daniel Große

In: Design and Verification Conference and Exhibition Europe (DVCon Europe). Design and Verification Conference Europe (DVCon Europe-2018) October 24-25 München Germany 2018.

Zur Publikation

Deutsches Forschungszentrum für Künstliche Intelligenz
German Research Center for Artificial Intelligence