Projekt

VE-HEP

Härtung der Wertschöpfungskette durch quelloffene, vertrauenswürdige EDA-Tools und Prozessoren

Härtung der Wertschöpfungskette durch quelloffene, vertrauenswürdige EDA-Tools und Prozessoren

  • Laufzeit:

Im Zentrum des Projekts „Härtung der Wertschöpfungskette durch quelloffene, vertrauenswürdige EDA-Tools und Prozessoren (HEP)“ stehen RISC-V-Prozessoren. RISC-V ist eine neue, offene und freie Befehlssatzarchitektur und bildet somit die Schnittstelle zwischen Software und Hardware. RISC-V gilt als vielversprechender quelloffener Standard für alle Einsatzbereiche. Ziel des Projekts ist die Entwicklung eines gehärteten, formal verifizierten RISC-V Prozessors, der kryptographische Operationen mit speziellen Hardwarestrukturen beschleunigen kann. Die Härtung des Chips zielt darauf ab, möglichst wenige Schwachstellen für physikalische Angriffe auf das System zu bieten. Die Modifizierbarkeit eines verifizierten RISC-V-Prozessors bietet das Potential, sichere Anwendungen für das Internet der Dinge zu ermöglichen und z.B. in der Automobilbranche einen neuen Standard zu etablieren. Deshalb sollen im Projekt auch Erweiterungen für quelloffene Werkzeuge zum Schaltungsentwurf – sogenannte Electronic Design Automation (EDA) Tools – entwickelt und implementiert werden, die Härtungsmaßnahmen automatisiert in die Schaltungen integrieren. Außerdem soll untersucht werden, wie sich Hardware-Trojaner vom Design bis hin zur Fertigung einfügen lassen und welche Schutzmaßnahmen gegen solche Angriffe möglich sind.

Partner

  • IAV GmbH Ingenieursgesellschaft für Auto und Verkehr
  • Elektrobit Automotive GmbH
  • Fraunhofer-Institut für Sichere Informationsanlagen (SIT)
  • Leibniz Institute for High Performance Microelectronics (IHP)
  • Hochschule RheinMain
  • Ruhr-Universität Bochum, Lehrstuhl für Security Engineering
  • Technische Universität Berlin, Department Security in Telecommunications

Fördergeber

BMBF - Bundesministerium für Bildung und Forschung

16KIS1342

BMBF - Bundesministerium für Bildung und Forschung

Projekt teilen auf:

Keyfacts

Publikationen zum Projekt

Sören Tempel; Tobias Brandt; Christoph Lüth; Rolf Drechsler

In: Forum on specification & Design Languages (FDL). Forum on Specification & Design Languages (FDL-2023), September 13-15, Turin, Italy, 2023.

Zur Publikation

Weiyan Zhang; Mehran Goli; Muhammad Hassan; Rolf Drechsler

In: Euromicro Conference Series on Digital System Design (DSD). Euromicro Conference on Digital System Design (DSD-2023), September 6-8, Durres, Albania, 2023.

Zur Publikation

Milan Funck; Sallar Ahmadi-Pour; Vladimir Herdt; Rolf Drechsler

In: FDL. Forum on Specification & Design Languages (FDL-2023), September 12-15, Turin, Italy, IEEE, 2023.

Zur Publikation

Deutsches Forschungszentrum für Künstliche Intelligenz
German Research Center for Artificial Intelligence